926 字
2 分钟
18 上电时序与单调性

上电时序#

芯片内部通常有好几路电源——内核(Core)一路、IO 一路,数据手册会明确规定各路电源的上电先后顺序。

但如果上电顺序反过来,以 IO 先上电、内核还在零电位为例:两个相邻的电源域之间存在寄生晶体管,IO 电压建立而内核电压为零,这个寄生晶体管就可能被触发导通,电流瞬间达到安培级,芯片立即烧毁。这种现象叫做栓锁(Latch-up)

栓锁一旦发生,即使换一颗新芯片,只要上电顺序没有改正,仍然会烧毁。实际排查中,“换芯片又烧”的情况大多是栓锁导致的。所以,各路电源的上电顺序必须严格按照芯片手册的规定。

上电电压单调性#

单调性是指每一路电压从零上升的过程中,只能单调上升。芯片内部有一个上电复位电路 POR(Power-On Reset),它的工作原理是监测电压有没有越过一个门限电压。如果电压上升到一半又回落,低于门限,POR 就会认为电源还没有准备好,系统复位逻辑可能混乱甚至锁死。

即使最终的电压达标,如果上电过程不单调,POR 就会误判,导致系统行为异常。这个问题非常隐蔽,因为静态测量几乎看不出来。

上电斜率#

上电斜率是指电压从零爬到稳定值的速度。不能太快也不能太慢:

  • 太快:下游的大电容需要充电,涌流尖峰过大,容易触发过压保护(OVP),电源直接保护关断
  • 太慢:低压阶段长时间停留在线性区,POR 可能超时,调整管也会跟着发热

芯片手册一般会给一个斜率窗口,只要落在窗口范围内就没问题。

P Good 信号#

PGood 信号是电源在自身上电完成后的指示信号,经常用来作为电源上电的“接力棒”。前一级电源完成上电并开始正常运行后,发出 PGood 信号,这个信号之间连接到下一级电源的 EN 引脚,使能下一级电源上电。这样,每一级电源都会等到上一级准备好之后才开始上电。任一路电源未能正常启动,上电顺序就停在该级,整个过程由硬件自动保证顺序,不依赖软件。

掉电的时候反过来,通常按反序下电,同样是为了防止栓锁。

测试方法#

使用一台多通道示波器(MSO),把各路电源的输出电压、P Good、使能(EN)信号分别做测试。示波器设成单次触发模式。电源开启后,示波器就会捕捉每一级电源的输出电压、P Good或使能(EN)信号,记录上电顺序。

测试项判定标准
上电顺序对照芯片手册,逐路确认先后
单调性每路电压上升过程中无回落
上电斜率落在手册规定的窗口范围内
P Good 门限和时机与手册规定的门限电压和时序对得上
掉电顺序按反序下电
分享

如果这篇文章对你有帮助,欢迎分享给更多人!

18 上电时序与单调性
https://blog.horoscope.xtkx.site/posts/硬件测试入门/硬件测试入门学习笔记18/
作者
horoscope
发布于
2026-07-19
许可协议
CC BY-NC-SA 4.0

部分信息可能已经过时

相关文章 智能推荐
1
26 负载开关测试
硬件测试 讲解负载开关的本质和四个关键测试项:导通电阻 R_on 需要在真实工况(高温、低输入电压)下用四线开尔文法测量;软启动斜率需平衡浪涌抑制与上电时序;输出放电(QOD)决定关断后残压清除速度;通断时序包括单路延迟和多路上下电顺序。本篇是电源完整性模块的收尾。
2
19 上电浪涌
硬件测试 讲解上电浪涌(In-rush Current)的成因、危害及应对措施。内容涵盖浪涌电流的计算公式、三类典型故障模式、四种常见软启动方案,以及使用示波器和电流探头进行浪涌测试的方法与判定清单。
3
14 环路稳定性
硬件测试 介绍稳压器反馈环路失稳的原理,解释相位裕度的概念及其与自激振荡的关系,说明如何通过波特图判断稳定性,以及使用频响分析仪或负载瞬态响应来评估和改善相位裕度。
4
21 掉电保持(Hold Up )
硬件测试 讲解掉电保持时间的概念、储能电容的作用原理、Power Fail预警机制,以及如何用示波器测试Hold Up时间。内容涵盖断电后系统善后的时间窗口、电容储能公式与影响因素、满载条件下的测试方法。
5
09 去耦电容的选型与摆放
硬件测试 介绍去耦电容的选型方法与摆放原则,包括自谐振频率覆盖全频段、DC bias降容问题、封装与ESL的关系、布局要点,以及PDN仿真与VNA实测的验证手段和排查思路。

目录