一条在四层板上验证通过、阻抗为50Ω的高速走线，工程师将其线宽（6mil）直接迁移到新的六层板上。板卡功能测试通过，但高速链路的眼图质量明显下降，时序余量不足。使用时域反射计（TDR）测量该走线的阻抗剖面，发现其阻抗稳定在约65Ω。走线不变，线宽不变，阻抗却比增加了30%。
特性阻抗与电阻的区别
特性阻抗不是用万用表测量走线两端所得的直流电阻。测量一条50Ω传输线，直流电阻通常在几十毫欧量级，与50Ω无关。
特性阻抗的定义是：信号以电磁波形式沿传输线传播时，波前在每一位置的瞬时电压与瞬时电流之比。
物理模型：分布式LC网络
理解特性阻抗，需要将走线视为一个分布式参数网络。一条走线与其下方的参考地平面，并非理想导体，而是沿传输方向连续分布着电感和电容：
- 走线自身存在分布电感
- 走线与参考平面之间的介质形成分布电容
其等效模型为一连串无限细分LC网络级联而成的传输线。当信号边沿到达时，沿途每一级LC单元依次充电、流过电流。在波前传播的每一瞬间，该位置的电压与电流之比即为特性阻抗：
其中L和C均为单位长度的电感和电容值。
两个推论
由上述公式可导出两个重要结论：
-
特性阻抗与传输线长度无关——L和C均为单位长度值，取比值后长度因子抵消。因此可以用单一数值（如50Ω）描述整条传输线。
-
特性阻抗完全由走线的几何尺寸和材料参数决定——包括线宽、走线与参考平面的距离、介质厚度，以及介质的介电常数。
信号传播延迟
信号在传输线中的传播速度，由单位长度的电感和电容决定，最终取决于介质的介电常数。介电常数越大，传播速度越低。
真空中信号以光速传播。PCB走线周围介质的相对介电常数约为4，传播速度降低至光速的约一半。对应的传播延迟约为每毫米6.7ps。
信号在PCB走线中的传播速度低于光速，根本原因不在于铜导体本身，而是周围介质使电磁波的传播速度降低。
影响特性阻抗的四个因素
特性阻抗由决定，而L和C取决于走线的几何尺寸，因此可控变量包括以下四项：
1. 线宽
线宽越大，走线与参考平面的正对面积越大，单位长度电容越大，特性阻抗越低。
2. 介质厚度（最易被忽视）
走线与参考平面之间的距离越大，单位长度电容越小、电感越大，特性阻抗越高。本文开篇案例的问题根源即在于此。
四层板改为六层板后，走线与其参考平面之间的距离反而增大，这与直觉相反。关键在于：决定因素不是层数，而是叠层结构。PCB总厚度基本固定（通常为1.6mm）。在四层板中，顶层信号走线紧邻第二层完整的地平面，两者之间仅隔一层较薄的介质，因此距离近、电容大、阻抗低。
改为六层板后，层数增加，各层间距需在相同总厚度内重新分配。该信号走线与其参考平面之间的介质厚度变大。走线与参考平面的距离增大后，即使线宽保持6mil不变，线宽与介质厚度的比值已改变，阻抗相应从50Ω上移至65Ω。
核心要点：决定阻抗的不是层数，而是走线与其参考平面之间的介质厚度。
3. 介电常数
介电常数反映介质存储电场的能力。介电常数越高，单位长度电容越大，特性阻抗越低，同时信号传播速度也越低。
4. 铜厚
铜厚对特性阻抗的影响相对较小。铜箔越厚，走线截面边缘的电场分布略有变化，阻抗略微降低。
核心结论
特性阻抗不由线宽单一参数决定，而是由线宽与介质厚度的比值结合介电常数共同决定。更换叠层结构后若沿用原有线宽，参考平面距离改变导致比值变化，阻抗必然偏离设计值。这就是本文开篇50Ω变为65Ω的根本原因。
微带线与带状线
同一条受控阻抗走线，布置在PCB表层与内层的特性存在显著差异。
微带线（表层走线）
布置在表层的走线称为微带线（Microstrip）。其一侧接触介质并参考地平面，另一侧暴露在空气中。由于部分电场分布在空气中（空气的介电常数低于PCB板材），等效介电常数较低，因此信号传播速度更快，介质损耗也略低。
代价是走线一侧暴露在外，更容易向外辐射电磁能量，也更容易受到外部干扰，串扰和电磁兼容（EMC）性能较差。
带状线（内层走线）
布置在内层的走线称为带状线（Stripline）。走线上下两侧均有参考平面，整条走线被介质包围。电场被约束在介质内部，因此传播速度略低，但屏蔽效果显著——对外辐射极低，抗干扰能力强，远端串扰趋近于零。
代价是需要占用内层布线资源，且换层时必须通过过孔连接。
选择原则
一般原则：对速度要求高、对串扰不敏感的单端信号，优先使用表层微带线，布线简单；对串扰和辐射敏感的关键高速差分对及时钟信号，优先布置在内层带状线中，以获得更好的屏蔽性能。
这也是为什么高速PCB中最关键的高速信号通常布置在上下均有参考平面夹层的内部走线层。
差分阻抗
高速接口几乎全部采用差分信号：USB、HDMI、DP、PCIe、以太网等。工程中常提到”差分100Ω”的要求，它与单端50Ω之间有什么关系？
差分对由两条近距离平行布线的走线组成，两者之间存在电磁耦合。分析差分对需要区分两种工作模式：
-
奇模（Odd Mode）：两条线由幅度相等、极性相反的信号驱动，这是真正的差分信号工作模式。在奇模下，两条线之间的耦合效应使每条线呈现的阻抗（即奇模阻抗）低于其单独存在时的单端阻抗。
-
偶模（Even Mode）：两条线由同相信号驱动，对应共模噪声。偶模阻抗通常高于奇模阻抗。
差分信号工作在奇模，差分阻抗约等于奇模阻抗的两倍。因此”差分100Ω”意味着每条线的奇模阻抗约为50Ω。
需要注意的是：差分阻抗不等于两条独立的50Ω单端线简单拼接。两条线之间的耦合效应会降低奇模阻抗，因此设计差分100Ω时，耦合越紧（线间距越小），越需要通过增加线宽或调整间距来补偿。
这也是差分对的线宽与间距必须作为一组参数联合计算的原因，不能直接沿用单端50Ω的线宽值。
此外，差分对应严格遵守等长布线、间距恒定的原则，否则阻抗沿传输线波动，并可能引入共模噪声。这些问题在后续各接口的一致性测试中是常见的失效原因。
设计与测试
理解特性阻抗的原理后，工程实践分为两个环节：设计时如何达到目标阻抗，测试时如何验证实际阻抗。
设计侧
-
基于计算而非经验——将目标阻抗值、板材介电常数、各层介质厚度等参数输入叠层计算器，或交由PCB厂计算，反推出所需的线宽和线间距。更换PCB厂或变更叠层结构后必须重新计算。
-
在制造文件中明确标注——标出哪些网络属于受控阻抗，注明目标值和公差范围（业界常见为±10%，要求严格的链路为±5%）。PCB厂会据此微调线宽，通常还会在板边制作阻抗测试条（Coupon），供出厂时抽样检测。
-
保证参考平面完整——避免在参考平面上开槽或分割。走线换层时需就近添加回流过孔，否则局部阻抗将发生突变，即使理论计算准确也失去实际意义。
测试侧
主要工具是时域反射计（TDR）。TDR向传输线发送一个快速上升沿的阶跃信号，根据反射信号计算出沿传输线各位置的阻抗值，绘制为阻抗剖面曲线。理想的50Ω传输线呈现一条平坦的直线；阻抗偏高处（如介质偏厚、走线偏窄）曲线会上扬，偏低处则下压。本文开篇的走线经TDR测试后显示阻抗平坦地位于约65Ω，据此可以直接判定阻抗偏离设计值。
另一种常用工具是矢量网络分析仪（VNA），从频域角度测量回波损耗（S11）。阻抗不连续程度越大，回波损耗越差。
量产阶段通过出厂阻抗测试条抽样检测，配合制造文件中的公差范围进行管控。确保每批PCB的阻抗控制在±10%以内，阻抗一致性才能作为可交付的质量指标。
总结
- 特性阻抗不是用万用表测量的直流电阻，而是电磁波在均匀传输线上传播时，每一步的瞬时电压与电流之比。
- 特性阻抗等于（L和C均为单位长度值），与传输线长度无关，仅由走线几何尺寸和介质介电常数决定。
- 更换叠层结构后若未重新计算线宽，50Ω可能偏离为65Ω——根本原因是走线与参考平面之间的介质厚度发生了改变。
- 表层微带线传播速度快但对外辐射较强；内层带状线传播速度略慢但屏蔽性能优异。
- 差分100Ω等于奇模阻抗的两倍。耦合效应会降低奇模阻抗，因此差分对的线宽与间距必须成套计算。
- 工程实践的核心：设计阶段使用叠层计算器反算线宽，在制造文件中标注受控阻抗要求；测试阶段使用TDR测量阻抗剖面，验证实际阻抗是否满足设计指标。
如果这篇文章对你有帮助，欢迎分享给更多人！
部分信息可能已经过时