反射的成因
高频信号传输时，PCB走线表现为一条具有特征阻抗的传输线。板上单端走线常见特征阻抗为50Ω，差分走线为100Ω。当走线从头至尾保持一致的阻抗，信号正常传播，不会发生反射。
反射发生在阻抗不连续的位置：走线宽度变化、过孔、拐角，或者末端连接高输入阻抗的接收芯片——前后阻抗不一致时，一部分信号能量无法继续向前传输，沿原路径返回源端。这就是反射。
反射系数
反射的幅度由反射系数决定：
其中 为负载阻抗， 为传输线特征阻抗。几种典型情况：
| 末端情况 | 反射系数 | 效果 |
|---|---|---|
| 完全匹配（） | 0 | 无反射，理想情况 |
| 开路（） | +1 | 全部反射，与入射波同向叠加，电压加倍——这是过冲的来源 |
| 短路（） | -1 | 全部反射，反向叠加 |
| 50Ω对接75Ω | 0.2 | 约20%能量反射 |
过冲与振铃
- 过冲来自第一次反射的峰值：信号到达末端，遇到阻抗突变，部分能量反射回源端，与原始信号同向叠加，电压超出稳态值
- 振铃是反射在源端和末端之间多次往返的结果：信号在两端之间反复反射，幅度逐次衰减，叠加在波形上形成一串衰减振荡
端接的判断依据
并非所有走线都需要端接。判断依据是走线的电气长度——即信号在走线上的传输时间与信号上升时间的相对关系。
判据： 当信号单程传输时间超过上升时间的1/6左右，需将该走线视为传输线并考虑端接。
由判据可推导临界长度：令单程延迟等于上升时间的1/6：
上升时间1ns对应的临界长度约2.5cm。上升时间越短，临界长度越小——对于高速信号，即使走线较短也可能需要端接。
四种端接方式
端接的基本思路有两种：保持阻抗连续（在末端并联一个与传输线特征阻抗相等的电阻），或在源端吸收反射回来的能量。具体实现分为以下四种方式。
源端串联端接（Series Termination）
在驱动器输出引脚串联一个电阻，使该电阻加上驱动器输出内阻等于传输线特征阻抗。
案例中的33Ω即为此方案——芯片输出内阻约17Ω，加33Ω串联后等于50Ω。
- 优点： 几乎无静态电流，成本最低
- 适用场景： 点对点、单一负载
末端并联端接（Parallel Termination）
在接收端对地并联一个阻值等于传输线特征阻抗的电阻，使末端阻抗匹配。
- 优点： 匹配效果直接
- 适用场景： 总线、多负载
- 缺点： 电阻持续导通，静态功耗较大
戴维南端接（Thevenin Termination）
末端使用两个电阻——一个上拉到电源，一个下拉到地。两电阻并联值等于传输线特征阻抗，同时将电平偏置到中间电平。
- 适用场景： 需要偏置的场合，DDR的地址/控制线最常见
AC端接
末端串联一个电阻和一个电容后接地。电容隔断直流，仅通过交流分量——静态时不导通、不消耗直流功率，仅在信号跳变时吸收高频分量。
- 适用场景： 有直流偏置且需要控制静态功耗的场合
差分信号的端接
最常见的做法是在差分对末端跨接一个100Ω电阻，等于差分特征阻抗，吸收反射。部分设计使用两个50Ω电阻分裂端接，中间接电容隔直。USB、HDMI、LVDS、以太网等差分链路均采用末端跨接100Ω的方式。
串联电阻阻值的确定
源端串联电阻阻值需通过扫描调试确定：
- 从0Ω开始逐步增加
- 用示波器监测接收端波形
两种极端情况：
- 欠阻尼： 阻值过小，过冲和振铃抑制不足
- 过阻尼： 阻值过大，边沿变缓，上升时间增加
临界阻尼是恰好消除过冲、同时边沿未明显变缓的阻值，即最优值。阻值超过临界阻尼后，过冲虽被消除，但上升时间进一步增加，会消耗时序余量。
端接效果的验证方法
反射的特征体现在波形上。
示波器测量
探头尽量靠近接收端，因为反射在接收端幅度最大。捕获一个上升沿，测量以下三项：
- 过冲百分比： 通常要求控制在10%~20%以内
- 振铃： 观察衰减到安全幅度所需的周期数，判断是否可能低于接收门限导致误触发
- 建立时间： 观察波形达到稳定所需时间，过长会消耗时序余量
端接前后各捕获一帧波形，对比效果。
注意事项： 测量时探头自身可能引入额外反射。使用长地线夹或高输入电容的探头时，测得的过冲和振铃可能包含探头引入的伪影。高速信号测量应使用短地弹簧 + 低输入电容探头。
TDR（时域反射计）
TDR用于定位阻抗不连续点的位置。它向走线发送一个快速阶跃脉冲，根据反射信号的极性和延迟时间判断不连续点的类型和位置：
- 阻抗升高的位置（过孔、开路）：反射为正，波形上跳
- 阻抗降低的位置（短路、容性负载）：反射为负，波形下跳
根据反射返回的时间可计算出不连续点与测量点的距离，用于定位走线上哪个过孔或接插件存在阻抗不连续。
选型参考
首先判断走线是否为电长线，若不是则无需端接。若为电长线，按以下场景选择：
| 场景 | 端接方式 | 特点 |
|---|---|---|
| 差分线 | 末端跨接100Ω | 标准做法 |
| 点对点、单负载 | 源端串联 | 功耗最低、结构最简单 |
| 总线、多负载 | 末端并联 | 匹配直接，但存在静态功耗 |
| 需要偏置 | 戴维南端接 | DDR地址/控制线常用 |
| 需控制静态功耗 | AC端接 | 隔直流，仅吸收高频分量 |
常见问题
- 端接电阻位置错误： 源端串联电阻应紧贴驱动器输出引脚，末端并联电阻应紧贴接收器。位置偏离会降低端接效果
- 阻抗不匹配： 端接电阻需对准走线实际的特性阻抗。若PCB阻抗控制未做好，走线本身特性阻抗已偏离设计值，端接电阻即使等于标称值也无法实现匹配
- 探头引入伪影： 高速测量时探头的地线电感和输入电容会引入额外的过冲和振铃，导致误判
如果这篇文章对你有帮助，欢迎分享给更多人！
部分信息可能已经过时