horoscope's blog

直观理解串扰#

在 PCB 上选取两条并行走线长度约 8cm 的高速信号线：

• 干扰线（Aggressor）：接高速信号源，使其持续翻转
• 受害线（Victim）：终端匹配，不施加激励信号

用示波器双通道同时探测这两条线。受害线未施加任何信号，理想情况下应保持恒定电平。但实测波形显示：干扰线每次发生跳变时，受害线上同步出现一个尖峰脉冲——干扰线上升沿对应受害线正尖峰，下降沿对应负尖峰。干扰线电平保持稳定期间，受害线无任何扰动。

尖峰出现的位置与干扰线的每个边沿精确对齐。

这说明尖峰并非受害线自身产生，而是从相邻翻转的干扰线耦合而来。干扰线每次跳变，通过互容和互感将能量耦合至受害线。耦合仅在信号边沿跳变期间发生，电平稳定期间无耦合——这就是串扰（Crosstalk）。

串扰的危害#

在实际 PCB 中，受害线通常并非空闲，而是正在传输有效信号。耦合尖峰会叠加在受害线的高低电平和信号边沿上。当尖峰幅度足够大时，可能导致以下问题：

• 将电平推过逻辑门限，造成误触发（false trigger）
• 将边沿推前或推后，造成时序偏移（timing skew）
• 若恰好发生在接收端建立-保持时间窗口内，会导致采样错误

由于受害线自身信号和时序在静态分析下完全正常，这类故障很难通过单端测试定位。在高速数字系统中，偶发且难以复现的逻辑错误，应优先排查邻近走线的串扰。

串扰的本质特征是：受影响的信号自身参数正常，但在邻近信号跳变时出现异常。这是它与反射、电源噪声等其他信号完整性问题的关键区别。

互容与互感#

串扰通过两种电磁耦合路径从干扰线传递至受害线：

近端串扰与远端串扰#

耦合到受害线的能量沿传输线向两个方向传播，形成两种特征不同的串扰：

影响串扰的因素#

串扰的幅度主要取决于以下四个参数：

1. 间距（影响最大）——两根走线间距越小，互容和互感越大，串扰幅度随间距增大而迅速衰减。业界常用的设计规则是 3W 规则（3 倍线宽规则）：相邻信号线中心间距不小于线宽的 3 倍。以本文开头的实验为例：两条线等宽、等间距（间距等于线宽）平行走线时，耦合系数可达 12%，即干扰线摆幅的 12% 耦合至受害线；将间距增大至 3 倍线宽后，耦合系数降至约 2%，受害线上串扰尖峰幅度显著降低，可控制在逻辑门限噪声容限以内。

2. 平行走线长度——耦合段的平行长度越长，累积的耦合能量越大。布线时应尽量缩短平行走线段，必要时通过错开走线或切换布线层来打断长距离平行。

3. 边沿速率——信号边沿越陡（上升/下降时间越短），$dV/dt$ 和 $dI/dt$ 越大，串扰幅度越大。在满足时序预算的前提下，适当降低驱动强度或增加边沿斜率控制，可有效减小串扰。

4. 参考平面（最容易被忽略）——高速信号的回流电流集中分布在参考平面中紧邻走线正下方的窄带内。如果参考平面被开槽、分割或不连续，回流路径被迫绕行，等效回路面积增大，互感显著增强，串扰随之增大。

串扰的测量方法#

测量串扰的核心思路：同时采集干扰线和受害线的波形，验证受害线上的尖峰是否与干扰线边沿在时间上精确对齐。

示波器双通道分别接入干扰线和受害线，以干扰线边沿作为触发源。若受害线上的尖峰每次均与干扰线边沿在时间上对齐，则可判定为串扰，而非受害线自身的反射或电源噪声耦合。

波形上，近端串扰（NEXT）呈宽脉冲、幅度较低；远端串扰（FEXT）呈窄脉冲，宽度近似等于信号上升时间。

串扰尖峰具有较快的上升时间和较窄的脉冲宽度，示波器或探头带宽不足会导致尖峰幅度被衰减、边沿被圆化，从而低估串扰的严重程度。测量时应遵循五倍带宽法则：示波器带宽至少为被测信号最高频率分量的 5 倍，探头地线应尽量短。需要进行定量的一致性测试时，使用矢量网络分析仪（VNA） 测量近端串扰（$S_{31}$）和远端串扰（$S_{41}$），结果通常以 dB 表示。

串扰的抑制手段#

串扰问题应以布线阶段的设计预防为主，布局完成后的补救手段效果有限。

1. 增大间距（最有效的手段）——遵循 3W 规则。增大间距是降低串扰最直接、效果最显著的方法，且不增加物料成本。

2. 缩短平行走线长度——无法避免并行走线时，通过错开走线方向或切换布线层来减小耦合段长度。

3. 加护地线（Guard Trace）——在两条信号线之间插入一条接地的走线，并在护地线两端及沿线的中间位置布置接地过孔，确保其交流电位稳定在地电平。注意：护地线必须具备良好的接地——两端接地，沿线多点打过孔。接地不良的护地线不仅无法屏蔽串扰，反而可能形成谐振结构，引入额外的噪声耦合。

4. 保证参考平面完整、连续——信号走线不应跨越参考平面的分割线（不跨分割）。信号换层时，在换层过孔附近布置回流过孔（stitching via），为回流电流提供低阻抗路径。

5. 控制边沿速率——在满足时序裕量的前提下，适当降低驱动器的边沿速率。可通过选择驱动强度较低的输出缓冲器或串联阻尼电阻实现。

此外，关键高速信号和差分高速信号应优先走内层带状线，利用上下参考平面提供的屏蔽效果。对于复位（RESET）、片选（CS）等依靠弱上拉电阻维持高电平的敏感控制信号，在高阻状态下容易受串扰毛刺影响，应选用阻值较小的强上拉电阻，使耦合电荷有低阻抗泄放路径；必要时在敏感引脚处并联小电容进行滤波，将窄脉宽毛刺滤除。滤波电容的取值需兼顾滤波效果和信号响应时间，避免因充放电延迟影响正常的复位或选通时序。

核心原则：避免敏感控制信号长期处于高阻且低驱动能力的状态。