电子科技大学宣邦楼
977 字
3 分钟
07 电源分配网络PDN
路径阻抗类型
从去耦电容到供电管脚的距离虽短，但是到芯片真正的die还有很大一段距离。供电路径的阻力有三类：电阻R、电容C、电感L。把每个频率的总阻力画成曲线，就是PDN的阻抗曲线。提高供电质量，就是要降低供电路径上的阻抗。
阻抗多小才满足供电要求？这个值可以用公式来计算：最大路径阻抗=允许电压波动/最大电流冲击 。
利用电容降低路径阻抗
从频域上看，芯片管脚处的去耦电容就是在降低电源网络的高频阻抗。
为了降低阻抗，仅仅放置电容还不够。这是因为电容具有寄生电感，在高频时电感占主导，频率越高阻抗越大。因此必须多放置不同容值的电容，路径阻抗等于所有电容频率特性曲线最下面的那条。
电容自谐振频率SRF
电容SRF是指电容器的容性阻抗与其寄生电感的感性阻抗相等时的频率点，此时电容器表现为最小阻抗，超过该频率后电容器呈感性特性。
SRF的定义与原理
电容器在理想情况下，阻抗随频率升高而下降，但实际电容器（如MLCC）存在寄生电感（ESL）和寄生电阻（ESR），导致在某一频率下，电容的容抗与寄生电感的感抗相等，这个频率即为自谐振频率（SRF）。其计算公式为：
f_SRF = 1 / (2π√(L × C))
在SRF点，电容器阻抗最小，表现为带通滤波器的中心点；频率超过SRF后，电容器的行为转为感性，滤波效果下降。
影响因素
- 寄生电感（ESL）：封装尺寸越大或引线越长，寄生电感越大，SRF越低。0805封装的MLCC寄生电感约为5nH，而1206或更大尺寸的电容SRF通常更低。
- 等效串联电阻（ESR）：ESR影响并联电容组合的阻抗曲线，过低或不匹配可能导致反谐振峰值，影响高频旁路效果。
- 电容值：电容值越大，SRF通常越低，因为寄生电感与电容值共同决定谐振频率。
测量方法
常用的SRF测量方法包括：
- 网络分析仪法：通过S11参数扫描阻抗曲线，精度高，适合1MHz–6GHz频段。
- 阻抗分析仪法：使用四端对探头直接读取阻抗-频率曲线，操作简便，覆盖宽频段。
- 谐振电路法：将电容与已知电感组成谐振电路，通过谐振频率计算SRF。
反谐振
放置不同容值的电容有时也可能造成阻抗恶化。在高频电路中，常用多只电容并联以覆盖宽频段，但不同电容的ESL和ESR不匹配时，会产生反谐振。如果在某一特定频率下，大电容呈现感性，小电容呈现容性，那么这两个电容就会形成LC谐振，导致路径阻抗在这个频率点出现尖峰，超出目标阻抗红线。
测量PDN阻抗曲线
- 建模+仿真：通过软件计算出整条阻抗曲线，适合设计阶段的预评估。
- 矢量网络分析仪（VNA）实测：探头尽可能靠近芯片，甚至探到BGA焊球下方，获取实际阻抗数据。
分享
如果这篇文章对你有帮助，欢迎分享给更多人！
部分信息可能已经过时
相关文章 智能推荐
1
09 去耦电容的选型与摆放
硬件测试 介绍去耦电容的选型方法与摆放原则，包括自谐振频率覆盖全频段、DC bias降容问题、封装与ESL的关系、布局要点，以及PDN仿真与VNA实测的验证手段和排查思路。
2
06 电源完整性初步
硬件测试 介绍电源完整性(PI)的基本概念，包括瞬态电流与路径阻抗、PDN电源分配网络、供电不良的三种现象（纹波/压降/噪声），以及电源测量的注意事项。
3
25 测量 PDN 阻抗
硬件测试 介绍 PDN 阻抗实测的必要性，解释单端口反射法在毫欧级低阻抗测量中的局限，阐述 VNA 两端口分流法的原理和接线方式，总结三个经典测量陷阱（地环路、校准、探点位置与直流偏置），以及没有 VNA 时使用示波器的近似测量方法。
4
11 IR Drop
硬件测试 介绍IR Drop（直流压降）的成因与危害，解释为什么必须在芯片引脚处测量电源电压，以及开尔文四线测量法、满载测试要求和PCB布局优化方案。
5
36 TDR时域反射
硬件测试 TDR（时域反射）是高速链路故障定位的核心工具——向走线打入快速电压台阶，通过反射信号的幅度和时延换算为阻抗随距离变化的曲线，直接定位阻抗不连续点的物理位置。