测量 PDN 阻抗的障碍
数值小
目标阻抗动辄几毫欧，甚至不到一毫欧。普通万用表的精度达不到，电磁场扰动、寄生电容电感也会影响测量结果。
带宽大
PDN 阻抗要在每一个频率上都低，所以必须在全频带上都低于门限值。
单端口反射法的瓶颈
单端口 VNA 靠反射测阻抗，发一个信号出去，看反射回来多少。反射量取决于被测阻抗跟仪器 50 Ω 基准的差距。对于毫欧级别的阻抗，信号几乎全反射回来，无法测出具体的数值。
两端口分流法
既然反射法不适用，那就改为测量信号的传输量。这就是业界测 PDN 阻抗的标准方法——两端口分流法（Two-Port Shunt-Through）。
接线方式
VNA 的端口一发信号，端口二收信号。两根线的线芯都接到被测点，屏蔽层都接到附近的地平面。
被测的 PDN 阻抗并联分流在从端口一到端口二的通路上：
- 如果 PDN 阻抗很大，信号大部分顺着通路从端口一跑到端口二，端口二收到的就多
- 如果 PDN 阻抗很小（趋近短路），信号大部分被它分流到地了，端口二收到的就少
端口二收到多少，直接反映了 PDN 阻抗有多小。换算公式如下：
Z ≈ 50 Ω ÷ 2 × S₂₁ = 25 × S₂₁
注意事项
地环路抬高低频段
两根同轴线的屏蔽层（地）在被测点连到一起，又在 VNA 那头连到一起，绕成了一个大地环路。低频时，这个环路里的地电流会串进测量，让低频段的阻抗读数偏高。
措施： 在其中一根线上套一个共模扼流圈，或者用专门的闭环隔离器，打断这个环路。
测试前校准器具
探头、转接、引线本身也有阻抗。
解法： 测之前要做校准，把参考面改成探头尖端。有时还需要去嵌（de-embed）掉夹具模型。
探点位置和直流偏置
探点位置： 两个探点之间尽量靠近。
直流偏置： MLCC 有直流偏压降容特性，标称 10 µF 的电容在实际工作电压下可能只剩 3 µF。所以要量得准，最好给 PDN 加上实际工作电压偏置再测，同时用隔直器保护 VNA 的端口。
读阻抗曲线
| 频段 | 阻抗尖峰原因 | 对策 |
|---|---|---|
| 低频段 | 稳压器环路带宽不够，或大电容不足 | 优化环路带宽，加大 bulk 电容 |
| 中频段 | 中等容值的去耦电容不够或选型不对 | 补充合适容值的 MLCC |
| 中频孤立尖峰 | 反谐振：大电容过了自谐振点呈感性，与旁边仍呈容性的小电容并联谐振 | 选合适的容值梯度，用带一点 ESR 的电容增加谐振的阻尼 |
| 高频段 | 板级电容无法再发挥作用了 | 靠封装内电容乃至片上电容，收紧过孔和平面，减小安装电感 |
示波器的替代测量方案
反向利用公式来计算路径阻抗：
Z ≈ ΔV ÷ ΔI
给 PDN 注入一个已知的电流阶跃，同时用示波器测量被测点的电压跌落，两者一除就得到对应的等效阻抗，这个结果只是某个基频带内的等效阻抗，无法形成 PDN 曲线。
测试流程
| 步骤 | 要点 |
|---|---|
| ① 算好目标阻抗 | 电压波动 ÷ 电流波动 |
| ② 选对方法 | 毫欧级低阻抗用 VNA 两端口分流法 |
| ③ 校准去嵌 | 把参考面推到探尖 |
| ④ 打断地环路 | 套一个共模扼流圈 |
| ⑤ 探点靠近芯片 | 两尖尽量靠近，加实际直流偏置 |
| ⑥ 对照目标阻抗读曲线 | 按对应频段进行优化 |
如果这篇文章对你有帮助，欢迎分享给更多人！
部分信息可能已经过时